leguoqing/FPGA_DESIGN_IP
1
0
Fork 0
Code Issues Pull Requests Actions Packages Projects Releases Wiki Activity
1 Commit 1 Branch 0 Tags
b8fe9f77ec2478cf9ff31b2ade6b2d7dfad8b915
Go to file
Clone
Open with VS Code Open with VSCodium Open with Intellij IDEA
Download ZIP Download TAR.GZ Download BUNDLE
eesimple b8fe9f77ec 首次提交
2026-03-06 16:22:17 +08:00
apb_uart
首次提交
2026-03-06 16:22:17 +08:00
axil_reg_if/src
首次提交
2026-03-06 16:22:17 +08:00
new_project_rtl_template
首次提交
2026-03-06 16:22:17 +08:00
pcm_rx/src
首次提交
2026-03-06 16:22:17 +08:00
regfile/src
首次提交
2026-03-06 16:22:17 +08:00
ssp_0
首次提交
2026-03-06 16:22:17 +08:00
ssp_1
首次提交
2026-03-06 16:22:17 +08:00
ssp_2
首次提交
2026-03-06 16:22:17 +08:00
ssp_3
首次提交
2026-03-06 16:22:17 +08:00
ssp_combo
首次提交
2026-03-06 16:22:17 +08:00
ssp_rx/src
首次提交
2026-03-06 16:22:17 +08:00
ssp_tx
首次提交
2026-03-06 16:22:17 +08:00
stream_rx_buffer
首次提交
2026-03-06 16:22:17 +08:00
stream_rx_ctrl
首次提交
2026-03-06 16:22:17 +08:00
stream_tx_buffer
首次提交
2026-03-06 16:22:17 +08:00
stream_tx_ctrl
首次提交
2026-03-06 16:22:17 +08:00
uart
首次提交
2026-03-06 16:22:17 +08:00
uart_cli_axil
首次提交
2026-03-06 16:22:17 +08:00
wall_timer/src
首次提交
2026-03-06 16:22:17 +08:00
xilinx_dna/src
首次提交
2026-03-06 16:22:17 +08:00
Description
FPGA复用设计库
15 MiB
Languages
Tcl 37.6%
Verilog 37.1%
SystemVerilog 23.7%
Stata 0.7%
Batchfile 0.7%
Other 0.2%