首次提交

new_project_rtl_template/sim/file_ver.f

@@ -0,0 +1,20 @@
++define+__MICROSATE_SIM__
+vip_clock.sv
+tb.sv
+../glbl.v
+../apb_uart/apb_uart_top.sv
+../apb_uart/apb_uart_tx.sv
+../apb_uart/apb_uart_rx.sv
+../apb_uart/io_generic_fifo.sv
+../apb_uart/apb_uart_interrupt.sv
+../../src/debug_hub/debug_cli.sv
+../../src/apbmif.sv
+../../src/uart/uart.sv
+../../src/uart/uart_rx.sv
+../../src/uart/uart_tx.sv
+../../src/debug_hub.sv
+../../src/apb_slave_mux.sv
+../../src/apbsif.sv
+../../src/xx_regfile.sv
+../../src/subtop_module.sv
+../../src/top_module.sv