Files
FPGA_DESIGN_IP/new_project_rtl_template/file_ver.f

11 lines
248 B
FortranFixed
Raw Normal View History

2026-03-06 16:22:17 +08:00
./src/debug_hub/debug_cli.sv
./src/debug_hub/apbmif.sv
./src/uart/uart.sv
./src/uart/uart_rx.sv
./src/uart/uart_tx.sv
./src/debug_hub.sv
./src/apb_slave_mux.sv
./src/apbsif.sv
./src/xx_regfile.sv
./src/subtop_module.sv
./src/top_module.sv